![]()
New Horizaon of FPGA EDA |
[02/04/2025] V3.0.5 <============================================ - 器件支持 ★ 新增型号: SL2E-2V-8E100CI SL2E-2V-8N48CI SL2E-2V-32SY SL2-25E-8U324A SL2S-22E-FA256CI SA5Z-30-D0-8U324A SA5Z-30-D3-8U256CI SA5T-100-D0-8UA324CI SA5T-100-D0-7FA676CI SA5T-100-D0-8U324CI SA5T-100-D0A2-U324 SA5T-100-D0A2-UA324 SA5T-100-D0A2-7FA676CI - 下载器 新增AES加密功能 新增ADC采样功能 新增Read FLASH指令 新增输出TDO数据文件指令 新增下载比对文件与封装信息 新增mspi flash下载中写保护解除 新增离线下载模式 支持界面多开 新增read flash框,自动导入打开flash文件 修正error cnt出现负值问题 修正bit下载中ctrl指令与bit文件对齐问题 修正hqfpga界面调用下载器jed文件卡住问题 修正bit校验中xuc错误信息问题 修正dualboot在x2 x4模式下加载失败问题 修正FPGA+ARM合并中遇只读文件的异常 修正dualboot问题,支持4byte地址模式 修正密钥框输入单位为char - HqInsight (调试器) 新增独立VLA IP(虚拟逻辑分析仪)支持 新增独立调试功能支持(linux开发Windows调试) 支持VLA+VIO同时调试 支持多窗口触发功能 增加信号标注使能功能 改进HqWave缩放及Zoom Fit功能 改进消息输出效率及异常处理 支持访问generate内部信号 修正用户设置FMAX为0时insight运行卡死问题 修正连续触发运行一段时间后报下载线连接错问题 修正设置了RTL include目录的工程调试器出错的题 修正不预期删除信号、响应慢、闪退等问题 修正语言切换、波形显示、信号添加等问题 - IP Creator 新增IP支持: CAN_v20 CAN_FD Device_UID DSP_Calculator FIR_Filter Floating_Point JESD204 Serdes XSTC_8B10B Tiny_Soc 更名IP: Aurora_8b10b->8b10b_Encoder_Decoder,CM33->STAR DDRC-IP更新 修正DDR3模式下tXPR错误, 更新phy_io源码, 修正复位错误 改进Seal 100K器件支持, 修正rt标志错误,修正30k、50k地址映射问题 更新50K的phyio 修复ddr2-128Mb 模式下,行地址位宽的错误 修改30K BL8时read fifo空间问题 修改Seal 30K器件 cmd_clk并入data_clk的时钟问题 修改Seal 30K BL=8的逻辑,将extra read fifo还原成和硬件fifo大小相同 修正30K-DDR3-8Gb 支持的条件 增加DDR2分支下缺少128Mb trfc容量的分支 更新文档说明 FIFO_GENERATOR IP 修改fwft模式下rdata复位 修正FIFO内部复位逻辑,增加一次自动复位功能 EBR/FIFO IP 合并FIFO/EBR_PDP IP中ENCODE和DECODE端口为Code 调整FIFO IP 最小地址位宽为3 改进100K器件支持:增加将满信号参考值,改进RDC端口的接口显示 修正PDP_wr2048x32_rd8192x8 IP丢失高字节data[31:16]数据的问题 修正PDP_wr512x256_rd512x256 IP 输出结果错误 修正特定配置FIFO IP输出连接错误 修正文件名大小写相关的问题 修正RDC端口在FIFO IP文件和UI配置不匹配问题 修正FIFO的RDC使能的条件 修正伪双端口RAM在特定配置变量未声明问题 修正Seal 30K/50/100K/366K器件 EBR/FIFO 特定地址扩展相关问题 修正单端口EBR特定地址宽度IP生成问题 修正可选地址范围不正确问题 修正IP不成功状态等问题 增加位宽超过16、be-enable的源文件 修正特定配置输出文件中存在冗余错误逻辑的问题 PLL IP 改进复位逻辑增强稳定性 增加Sealion 2K/4K/22K器件支持 更新RESETM复位同步逻辑 禁用Seal器件PLL的OPD输出 根据当前器件设置VCO上限 GDDR71 IP 修正正特定名称下STOP信号连接错误问题 修正IP名包含关键字'xsODDRSA71'的错误 修正GDDR7_1和DDR_GENERIC IP多次例化模块名称冲突问题 修正FIFO IP将空信号异常导致读出数据错误问题 ADC IP: 增加sample_ack握手信号和未启用通道保护 增加Seal 126K器件支持 修正ADC IP 名与primitive同名的冲突问题 VLA IP: 增加选项包含VIO,支持两者同时使用 SED IP: 更新Seal 100k 器件支持 CORDIC IP: 去除 cordic_rotate 模式下不存在的参数 ETH_MAP IP: 改进跨时钟域处理 STAR IP: GPIO页面inout控制转变为IOB控制的优化设计 改进HDL型IP输出加密控制 修正输出文件名前缀如果不是"xsIP"时重配置IP发生错误的问题 修正工作目录包含空格时生成HDL-IP不成功的问题 修正对已有IP更改产生非法配置失败,但已生成IP文件也被删除的问题 修正IP不成功时删除文件夹引发的问题 - 图形用户界面 新增在设计层次中添加增删文件的功能 新增手工刷新层次功能 新增工程清理功能 新增编辑器关闭/开启缩略图功能 新增添加文件暂存功能 支持配置外部编辑器 支持excel批量导入pin约束(pin2csv, csv2upc) 支持语言模版功能 改进PULLMODE处理 改进未占用通信端口搜索 改进设计层次:提高刷新效率、改进generate相关设计层次显示 改进约束编辑器、设计层次、文件选择等相关用户体验 改进编辑器右键菜单,增加工具栏 编辑器TAB页:增加右键菜单选项:关闭本/其它页,打开文件目录 优化help菜单 修正新软件打开老工程相关问题 修正运行过程中修改源文件导致日志不输出的问题 修正特定EDIF工程不更新顶层模块名称的情况 修正器件切换初始化未找到器件时再切换器件功能异常的问题 修正多窗口模式下由于操作过快导致的窗口无法显示问题 修正相对路径显示tooltip存在..的情况 修正一系列文件/路径相关问题(如linux file link,路径带空格) 修正ChipViewer的闪退、Seal 器件DSP相关显示问题 修正侧边栏图标丢失问题 修正物理约束编辑器启动慢问题 修正批量添加文件时有重复导致所有文件都不能添加的问题 修正编辑器增加upc/sdc注释问题 - RTL 综合 RAM推断 修正大尺寸DOREG-RAM分割相关问题 改进PDP-RAM读写时钟相同的处理 改进RAM推断/重映射的异常检查及报错 支持RAM初始化文件内容中'_'作为数值分隔符 支持形如 mema[wa] <= memb[rb] 的推断 解决normal模式写端口合并相关问题 修正若干RAM推断个例崩溃问题 更有效处理无用端口 ROM推断 支持常量读地址 支持多个读地址 支持拼接方式输出 支持多个端口(可不同深宽比) 支持ROM风格综合指示(syn_romstyle) 修正ROM处理中数据位宽缩减相关问题 改进与常量比较相关的ROM推断 FSM优化 改进与优先级编码(if语句)相关的处理 跳过状态转换复杂情况的状态机提取 改进与if-else输入相关的FSM优化 修正非标描述风格引起的FSM优化问题 DSP推断/映射 改进Sealion 22K 乘法器处理 解决与signedA/B, P连接相关问题 修正没有DSP的器件中乘法操作处理异常问题 改进pre-adder相关的DSP推断 改进Seal器件与PreAdder及乘法器C寄存器相关的DSP处理 MUX优化 优化与寄存器R/S相连的冗余MUX 优化控制端冗余的MUX 改进范围选择生成的MUX 解决range声明包含大数引发的错误 减少大规模MUX优化的运行时间 修正MUX优化及表达式优化偶发个例运行时间长问题 寄存器优化 改进FF异步控制转换流程 修正set/reset优化中的崩溃问题(与冗余逻辑相关) 减少寄存器CE-data优化时运行时间 修正寄存器D输入无连接引起的异常问题 增加综合指令(directive)控制不对特定信号生成移位寄存器 改进寄存器合并 将移位寄存器推断的最小可选长度从3改为2 修正移位寄存器推断相关的崩溃问题 修正寄存器初值传递相关问题 修正移位寄存器推断不稳定性问题 表达式与逻辑优化 改进数组范围选择支持(如 part = data[W * idx +: W]),减少运行时间 修正极端情况下常量传递优化造成的内存溢出问题 修正XOR优化中断言问题 修正表达式优化中与合并子连线相关的问题 改进位宽相关比较优化(例如var[7:0] < 128 一定为true) 改进输入均为常量的运算优化 改进Seal器件跨进位链常量传递 修正个例逻辑优化运行时间长问题 修正Linux平台下表达式优化运行时间长问题 解析器 增强SDB(CDFG)阶段调试功能 修正参数实例化时传入空列表#()时引起的问题 支持全局(module外定义)参数、函数和任务 增强primitive实例化参数类型检查 修正与gate instance端口宽度相关的问题 改进module例化时的参数检查 修正para[idx]越界相关断言异常问题 修正与位宽限定符为0的常量相关的断言异常问题 修正与冗余module、空字符串相关崩溃问题 修正拼接符相关的宏定义参数识别问题 支持无名模块例化 修正特定情况误报冗余bit的问题 修正rtl.macro.define相关问题 修正repeat语句循环次数格式非法的相关问题, 例如 repeat(1'bx) 支持更多敏感信号表达式 改进命名块中局部变量处理,解决调试局部变量相关问题 function相关处理 修正function递归调用次数大引发的卡死问题 支持访问function的element 修正function名称片选赋值相关异常问题 对function有多条语句,但缺少begin/end情况报错 改进function多驱动相关处理 改进与符号性相关的处理 改进与repeat语句相关的处理 改进generate语句中function支持 对function无返回值的情况,报警并返回缺省值0 generate语句处理 修正parser过程中空指针错误 改进报错信息(此前报"fatal error") 支持generate语句内多层嵌套(冗余的)begin-end块 修正generate语句使用了没有名字的gate instance问题 增加generate loop's genvar 检查 改进generate语句及genvar相关的消息处理 改进全局function相关支持 支持generate中的变量带index进行多级访问 改进generate block中defparam相关消息处理 消息处理 修正对常量(2147483648)的不正确报错信息 改进重复例化的报错处理 修正消息文件与代码不一致问题 修正模块例化相关的偶发调试信息输出崩溃问题 改进解析器报错报警的准确度 改进参数说明之前使用的警告信息 对元件实例化多次配置同一参数的情况报错 修正[0:0]bus信号相关的功能错误问题 改进使用未声明RHS的问题检查与报错 修正若干消息笔误 改进元件实例参数确立失败时的报错 改进解析失败时的容错并继续处理功能 改进对$readmem 及include 文件不存在时的报错处理 改进$clog传入变量时的报错处理 改进array port相关检查与报告 其它 改进层次名称处理 改进无连接的输出端口处理(接0改为接z) 修正源代码中有中文字符时提示消息乱码问题 更新网表处理删除冗余的多驱动连线(多驱动但没有sink) - 布局布线 改进Seal 30K 器件布局优化,FMAX平均提升~4%,运行时间减少~5% 改进Seal 100K器件布局布线优化,FMAX平均提高 ~5%,运行时间下降~20% 改进极高资源占用情况下的布线拥堵控制 改进EBR/DSP/DDRC相连的2-pin连线的组装 改进Seal器件PRADD9,DDRC布局支持 改进Seal器件DSP旁路输入寄存C处理 改进power net接相关的布线 改进FIFO 异步Reset逻辑复制 支持将DELAYD 组装到IDDRX1/IREG中 修正EBR18 AF/AE/EF/FF相关布局问题 修正级联LUT合并Packing的偶发错误 修正解析式布局EBR36布局卡死问题 修正布线锁定引脚相关问题 修正DSP 合法化互换clock时丢失时钟id的问题 修正Seal器件 VCC布线相关问题 修正Seal 100K器件 DQS IO 位置错误问题 修正Seal 100K器件 SERDES pinmap, DDRC 时钟相关布局问题 修正Seal 100K器件 SERDES0/1之间REFCLK相关的布线建模问题 修正Seal 100K器件JDIVCIB相关布线问题 修正SA5T-100-D0-U324 器件丢失IO问题 修正LUT作为GND使用时引起的崩溃问题 - 比特流生成 优化Seal 50/100K 器件LVCMOS33配置,增加_OP/_BA属性 修正Seal 30K器件 PLL CLKO5/O6/O7 输出配置问题 修正与DSP/预加器相关配置问题 改进MULT18X18C与旁路ALU C输入相关的兼容性支持 - 设计接口 增强Seal器件PULLMODE检查 增强第三方综合工具结果SERDES/ALU输入合法化处理 更新Seal器件仿真模型:DDRCTRL,PCIE,DLLDLY,DELAYDYN,SERDES,EBR,ALU54,MULT18,PLL,ADC,SPRAM32K 支持综合结果按设计层次报告资源占用 支持SED SEDEXCLK特性 改进seal/sealion_syn_prim.v 其中增加措施避免用户误用于仿真 修正Seal50K 器件内外Bank 名称映射问题 修正Seal 50K U324器件 E9(CCLK) 管脚映射问题 修正Seal4K器件资源报告中PLL数目错误问题 修正Seal器件MULT9/ALU9相关资源数错误问题 修正UPC文件中"phyrule.set"命令在调试模式下失效的问题 修正第三方综合工具生成的Verilog中参数输出作为属性值时被统一转换为大写的问题 将Sealion器件的ADC原语改名为xsADC_SL以免和Seal同名原语混淆 对Sealion 2K 器件 同时使用JTAGENB 及JTAG pin的情况进行报错 - 器件建模 更新Seal器件EBR,DSP,DQS,DDRCTRL,IOLOGIC,DQSBUF 时序参数 更新Seal器件DQS PAUSE, INPUT_FIFO_RST端口相关时序参数 更新Seal100K 器件布线延迟参数 对Seal 30K器件 inout端口支持LVDS IO_TYPE - 静态时序分析 修正set_false_path 终点为时钟源引脚的相关问题 改进时钟路径上带有组合回路(误将PLL时钟输出连接PLL时钟输入)的异常处理 - 其它 改进looptdo支持,增加-hold_slack, -n, -min_slack选项 更新用户手册 海麒 HqFpga 软件无需安装,直接下载、解压缩并运行主界面程序即可: <hqfpga_install_dir>/build/<platform>/hqui/hqui[.exe] <platform> 为如下之一: win_x86 Windows 32位系统 win_x64 Windows 64位系统 linux26_x86_64 64位Linux系统 核心2.6 以上 [02/04/2025] 发布版本V3.0.5 [07/21/2024] 发布版本V3.0.4/2.14.5 [02/18/2024] 发布版本V2.14.4, V3.0.3 [11/06/2023] 发布版本V2.14.3, V3.0.2 [06/19/2023] 发布版本V2.14.2, V3.0.1 [02/19/2023] 发布版本V2.14.1, V3.0.0 [11/05/2022] 发布版本V2.13.7 [08/26/2022] 发布版本V2.13.6 [06/18/2022] 发布版本V2.13.5 [05/04/2022] 发布版本V2.13.4 [03/20/2022] 发布版本V2.13.3 [01/30/2022] 发布版本V2.13.2 [01/22/2022] 发布版本V2.13.1 [12/11/2021] 发布版本V2.12.2 [11/28/2021] 发布版本V2.12.1 [10/31/2021] 发布版本V2.11.3 [10/16/2021] 发布版本V2.11.2 [10/05/2021] 发布版本V2.11.1 [08/07/2021] 发布版本V2.10.5 [07/14/2021] 发布版本V2.10.4 [06/11/2021] 发布版本V2.10.3 [05/17/2021] 发布版本V2.10.2 [05/03/2021] 发布版本V2.10.1 [04/17/2021] 发布版本V2.9.9 [03/20/2021] 发布版本V2.9.8 [02/19/2021] 发布版本V2.9.7 [01/24/2021] 发布版本V2.9.6 [01/21/2021] 发布版本V2.9.5 [01/17/2021] 发布版本V2.9.4 [01/10/2021] 发布版本V2.9.3 [12/29/2020] 发布版本V2.9.2 [12/05/2020] 发布版本V2.9.1 UPD120520 [11/20/2020] 发布版本V2.9.1 [10/29/2020] 发布版本V2.8.6 UPD102920 [10/18/2020] 发布版本V2.8.6 [10/12/2020] 发布版本V2.8.5 UPD101220 [09/25/2020] 发布版本V2.8.5 [08/30/2020] 发布版本V2.8.4 [08/01/2020] 发布版本V2.8.3 UPD080120 [07/25/2020] 发布版本V2.8.3 UPD072520 [07/18/2020] 发布版本V2.8.3 [07/03/2020] 发布版本V2.8.2 UPD070320 [06/28/2020] 发布版本V2.8.2 [06/05/2020] 发布版本V2.8.1 [05/15/2020] 发布版本V2.7.10 [05/09/2020] 发布版本V2.7.9 [04/28/2020] 发布版本V2.7.8 [03/27/2020] 发布版本V2.7.7 [03/04/2020] 发布版本V2.7.6 [01/23/2019] 发布版本V2.7.5 ... |